【技術簡介】該單位在十一五“核高基”重大專項的支持下，研制出了高性能通用浮點數字信號處理器BWDSP100。BWDSP100的制作工藝為55nm，該處理器從指令集、體系結構到軟/硬件開發環境完全自主研制。

　　【技術特點】
　?。?）實現了16條指令并行發射、60個運算單元分為4簇的VLIW+SIMD體系架構，創立了以復數運算/向量運算為特征的指令體系，包括矩陣尋址、塊浮點等，保證了器件實際運行的高效率。
　?。?）基于并行16發射、4簇處理器架構，綜合應用了分簇、向量化、軟件流水等技術，實現了自主高性能并行優化編譯器。
　?。?）提出一種雙向同步自適應時鐘技術，JTAG信號傳輸速率可隨目標芯片動態調整，實現仿真器與目標芯片間信號傳輸穩定可靠。
　?。?）采用了一種trunk+tree的時鐘樹實現方法，時鐘偏移僅為0.15ns。綜合運用高層次綜合、power分析、FLIPCHIP封裝等技術，使器件面積降低近60％，電壓降改善了近3倍，保證了器件可靠性。

　　【技術水平】該芯片的研制成功擺脫了信號處理長期依賴進口DSP的局面。典型工作頻率500MHz，運算能力達到80億次浮點MAC/秒或者320億次16bit定點MAC/秒，峰值運算能力達到30GFLOPS，I/O吞吐率達到8Gbps，1024點浮點復數FFT運算時間僅為2.193us。

　　【可應用領域和范圍】BWDSP100為通用高性能浮點數字信號處理器，特別適用于通信、醫療設備、視頻處理等需要高性能運算的民品領域。

　　【專利狀態】已獲得專利12項，軟件著作權10項、集成電路版圖1項等。

　　【技術狀態】小批量生產階段

　　【合作方式】許可使用   合作開發

　　【投入需求】需要技術需求方支付生產階段所需的流片及封裝測試費用，一次流片費用需1000萬元左右。

　　【預期效益】據國外機構預測，在未來5年時間里，DSP市場將以12％的年復合增長率增長，經濟和社會效益顯著。

　　【聯系方式】希茜   0551-5391748   13966710364